快速发布采购 管理采购信息

AD7863是一款高速、低功耗、双14位模拟-数字转换器

时间:2019-9-11, 来源:互联网, 文章类别:元器件知识库

一般说明

AD7863是一款高速、低功耗、双14位模拟-数字转换器,由一个5伏电源供电。该部分包括两个5.2μs逐次逼近adc、两个跟踪/保持放大器、一个内部2.5v基准和一个高速并行接口。四个模拟输入分为两个通道(A和B),由a0输入选择。每个通道有两个输入(v和v或v和v)可以同时采样和转换,从而在两个模拟输入端保留信号的相对相位信息。该部件接受±10 V(AD7863-10)、±2.5 V(AD7863-3)和0 V至2.5 V(AD7863-2)的模拟输入范围。部件模拟输入上的过电压保护允许输入电压分别达到±17 V、±7 V或+7 V,而不会造成损坏。A1A2地下一层地下二层单个转换开始信号(convst)同时将两个磁道/保持置于保持状态,并在两个通道上启动转换。忙碌信号表示转换结束,此时可读取两个通道的转换结果。转换后的第一读取从v或v访问结果,第二读取从v或v访问结果,这取决于复用器选择(a0)分别是低还是高。通过14位并行数据总线从零件读取数据A1地下一层A2地下二层有标准的CS和RD信号。除了传统的直流精度指标如线性度、增益和偏移误差外,该部分还规定了动态性能参数,包括谐波失真和信噪比。

AD7863采用模拟器件公司的线性兼容CMOS(LCMOS)工艺制造,这是一种混合技术2将精密双极电路与低功耗CMOS逻辑相结合的工艺。可提供28铅SOIC W和SSOP。

产品亮点

1、AD7863具有两个完整的ADC功能,允许同时对两个通道进行采样和转换。每个adc都有一个双通道输入mux。启动转换后,两个通道的转换结果均为5.2μs。

2、AD7863由一个5伏电源供电,典型耗电量为70兆瓦。自动断电模式,部件断电一次

转换完成并在下一个转换周期之前唤醒,使AD7863成为电池供电或便携式应用的理想选择。

3、该部分提供高速并行接口,便于与微处理器、微控制器和数字信号处理器连接。

4、该部分有三个版本,具有不同的模拟输入范围。AD7863-10提供标准工业

输入范围为±10 V;AD7863-3提供的公共信号处理输入范围为±2.5 V,而AD7863-2可用于单极0 V至2.5 V的应用。

5、该部分的特点是非常紧密的孔径延迟匹配之间的两个输入采样和保持放大器。

转换器详细信息

AD7863是一款高速、低功耗、双14位模拟-数字转换器,由一个5伏电源供电。该部分包含两个5.2μs逐次逼近adc、两个跟踪和保持放大器、一个内部2.5v基准和一个高速并行接口。四个模拟输入分为两个通道(A和B),由a0输入选择。各信道有两个输入端(v和v或v和v),可以同时采样和转换,从而保留两个模拟输入端信号的相对相位信息。该部件接受±10 V(AD7863-10)、±2.5 V(AD7863-3)和0 V至2.5 V(AD7863-2)的模拟输入范围。部件模拟输入上的过电压保护允许输入电压分别达到±17 V、±7 V或+7 V,而不会造成损坏。AD7863有两种工作模式,高采样模式和自动休眠模式,在转换结束后,部件自动进入休眠状态。这些模式将在“定时和控制”一节中详细讨论。A1A2地下一层地下二层,在AD7863上通过脉冲转换器启动转换输入。在convst的下降沿上,片上磁道和保持同时置于保持中,并且在两个通道上启动转换序列。该部件的转换时钟是使用激光修剪时钟振荡器电路在内部生成的。忙碌信号表示转换结束,此时可读取两个通道的转换结果。转换后的第一次读取从v或v访问结果,第二次读取从v或v访问结果,这取决于在开始转换之前多路复用器选择a0分别是低还是高。通过14位从零件读取数据A1地下一层A2地下二层,带有标准CS和RD信号的并行数据总线。

在高采样模式下,AD7863的转换时间为5.2μs(自动休眠模式为10μs),跟踪/保持采集时间为0.5μs。为了从部件获得最佳性能,在转换期间或在下一次转换之前的400 ns期间不应进行读取操作。这允许部件以高达175 kHz的吞吐量运行,并达到数据表规范。

轨道保持段

AD7863上的跟踪和保持放大器允许ADC将满标度振幅的输入正弦波精确转换为14位精度。磁道和保持的输入带宽大于adc的奈奎斯特速率,即使adc以其175 kHz的最大吞吐量速率工作(即,磁道和保持可以处理超过87.5 kHz的输入频率)。

跟踪和保持放大器在小于500ns的时间内获取14位精度的输入信号。track和holds的操作对用户来说基本上是透明的。双轨和保持放大器同时对各自的输入通道进行采样,在康斯特下降的边缘。轨道和保持的光圈时间(即外部convst信号机与实际进入保持状态的轨道和保持状态)在两条轨道上匹配良好,保持在一个设备上,并且在设备之间匹配良好。这使得不同输入通道之间的相对相位信息得以准确地保留。它还允许多个ad7863s同时采样两个以上的信道。转换结束时,零件返回其跟踪模式。跟踪和保持放大器的采集时间从此时开始。

参考章节

AD7863包含一个标记为V的参考管脚,它提供对零件自身2.5 V参考的访问。或者,可以将外部2.5 V参考电压连接到此管脚,从而为零件提供参考电压源。该部件规定为2.5 V参考电压。参考源中的错误会导致AD7863传输函数中的增益错误,并添加到部件上指定的满标度错误中。在AD7863-10和AD7863-3上,它还导致在衰减器级注入偏移误差。裁判

AD7863包含一个芯片内2.5伏参考电压。要将此基准用作AD7863的基准源,请将两个0.1μf的盘状陶瓷电容器从V引脚连接到AgNd。在此引脚出现的电压在裁判

正在应用于ADC。如果需要在AD7863外部使用该基准,则应对其进行缓冲,因为该部件具有与基准输出串联的FET开关,导致该输出的源阻抗为5.5 kΩ(标称值)。在25°C时,内部参考的公差为±10 mV,典型温度系数为25 ppm/℃,最大温度误差为±25 mV。

如果应用程序需要具有更严格公差的参考或AD7863需要与系统参考一起使用,则用户可以选择将外部参考连接到此V引脚。外部参考有效地透支了内部参考,从而为adc提供了参考源。基准输入在应用于最大输入电流为±100μA的ADC之前被缓冲。AD7863的合适基准源是AD780精度2.5 V基准。

电路说明

模拟输入部分

AD7863分为三种类型:AD7863-10(处理±10 V输入电压范围)、AD7863-3(处理±2.5 V输入电压范围)和AD7863-2(处理0 V至2.5 V输入电压范围)。图5显示了AD7863-10和AD7863-3的模拟输入部分。AD7863-10的模拟输入范围为±10 V,输入电阻通常为9 kΩ。AD7863-3的模拟输入范围为±2.5 V,输入电阻通常为3 kΩ。这种输入是良性的,没有动态充电电流,因为电阻级之后是轨道保持放大器的高输入阻抗级。对于AD7863-10,r1=8 kΩ,r2=2 kΩ,r3=2 kΩ。对于AD7863-3,r1=r2=2 kΩ,r3开路。

偏移和满刻度调整

在大多数数字信号处理(dsp)应用中,偏移量和满标度误差对系统性能影响很小或没有影响。通过交流耦合,可以消除模拟域中的偏移误差。满标度误差效应是线性的,只要输入信号在adc的全动态范围内,就不会引起问题。一些应用程序总是要求输入信号跨越整个模拟输入动态范围。在这种应用中,必须将偏移量和满标度误差调整为零。

图6显示了可用于调整AD7863上的偏移和满标度误差的典型电路(AD7863-10版本上显示的V仅用于示例目的)。当需要调整时,必须在满标度误差之前调整偏移误差。当输入电压低于模拟地1/2 LSB时,通过微调驱动AD7863模拟输入的运算放大器的偏移量来实现。微调程序如下:在图6中的V电压下施加-0.61 mV(-1/2 lsb)的电压,并调整运算放大器偏移电压,直到ADC输出代码在11 1111 1111 1111和00 0000 0000 0000 0000之间闪烁。

增益误差可以在第一次代码转换(ADC负满标度)或最后一次代码转换(ADC正满标度)时调整。两种情况下的修整程序如下:

正满标度调整(-10型)

在V处施加9.9927 V(fs/2–1 lsbs)的电压。调整R2,直到ADC输出代码在01 1111 1111 1110和01 1111 1111 1111之间闪烁。

负满标度调整(-10型)

在V电压下施加-9.9976 V(-fs+1 lsb)的电压。调整R2,直到ADC输出代码在10 0000 0000 0000和10 0000 0000 0001之间闪烁。

在使用外部基准的系统中,调整满标度误差的另一种方案是调整v管脚处的电压,直到调整出任何通道的满标度误差为止。通道的良好满标度匹配确保了其他通道的小满标度误差。

时间和控制

图7显示了从AD7863获得最佳性能(模式1)所需的时序和控制顺序。按照所示顺序,在下降沿开始转换弗斯特的这将同时将磁道和保持置于保持状态,并且来自该转换的新数据可在随后的AD7863 5.2μs的输出寄存器中获得。忙碌信号表示转换结束,此时可读取两个通道的转换结果。然后启动第二个转换。如果多路复用器选择(a0)低,则第一转换后的第一和第二读取脉冲访问来自信道a的结果(分别为v和v)。在第二转换和a0高之后,第三和第四读取脉冲从信道b(分别为v和v)访问结果。a0的状态可以在A1A2地下一层地下二层convst变高,即跟踪并保持在保持和500 ns。在convs的下一个下降边缘之前。注意,在转换过程中,如果非选择的通道上施加了负电压(不在AD7863的输入范围内),则不应改变a0,因为这会影响正在进行的转换。数据通过带有标准CS和RD信号的14位并行数据总线从部件读取,即读取操作由CS引脚上的负向脉冲和在rd管脚上有两个负向脉冲(当cs较低时),访问两个14位结果。一旦进行了读取操作,在下一次读取之前,还应允许400 ns。在下一次转换开始之前,convst的下降沿优化轨道和保持放大器的设置。部件的可实现吞吐量为5.2μs(转换时间)加上100 ns(读取时间)加上0.4μs(安静时间)。这个结果最小吞吐时间为5.7μs(相当于175khz的吞吐率)。

除了前面描述和显示的读取操作之外,在图7中其他cs和rd组合可以导致以不同的组合读取不同的信道/输入。适当的组合如图8、图9和图10所示。

工作模式

模式1操作:功率正常,采样性能高

图7中的时序图是为了在工作模式1中获得最佳性能,其中convst的下降沿开始转换,并将轨道和保持放大器置于其保持模式。convst的这个下降沿还导致忙碌信号变高,以指示正在进行转换。转换完成时,忙音信号变低,在convst下降沿后最大为5.2μs,并且从该转换得到的新数据可在ad7863的输出锁存器中获得。读取操作访问此数据。如果多路复用器选择a0为低,第一转换后的第一和第二读取脉冲访问来自信道a的结果(分别为v和v)。在第二转换和a0高之后,第三和第四读取脉冲访问来自信道b的结果(分别为v和v)。通过14位从零件读取数据A1A2地下一层地下二层,带有标准CS和RD信号的并行数据总线。此数据读取操作包括CS引脚上的负向脉冲和RD引脚上的两个负向脉冲(同时CS低),访问两个14位结果。为了获得最快的吞吐量,读取操作需要100纳秒。读取操作必须在坠落前至少400 ns完成。下一个convst的边缘,这将为整个吞吐量时间(相当于175 kHz)提供5.7μs的总时间。这种操作模式应用于高采样应用。

模式2操作

关机,转换后自动休眠

图11中的时序图是为了在工作模式2下获得最佳性能,在转换后,一旦忙信号变低,部件自动进入休眠模式,并在下一次转换发生前唤醒。这是通过在第二次转换结束时保持convst低,而在模式1操作的第二次转换结束时保持convst高。

图11所示的操作显示了如何从通道A和通道B访问数据,然后是自动睡眠模式。还可以设置定时,以便仅从通道A或通道B访问数据(请参阅“读取选项”部分),然后进入自动睡眠模式。上升沿康斯特唤醒了这个角色。当使用外部基准时,唤醒时间为4.8μs,当使用内部基准时,唤醒时间为5 ms,此时轨道和保持放大器进入他们的保持模式,只要convst变低了。在此之后,转换需要5.2μs,从上升沿开始总共10μs(外部参考,5.005ms用于内部参考)从convst到转换完成,这由busy going low表示。

注意,因为起床时间从上升沿convst为4.8μs,如果convst脉冲宽度大于5.2μs,则转换时间大于图11所示的10μs(4.8μs唤醒时间+5.2μs转换时间)。康斯特上升沿。这是因为轨道和保持放大器在convst和转换不能再持续5.2μs。在这种情况下,忙碌是转换完成的最佳指示器。即使部件处于睡眠模式,也可以从部件读取数据。

读取操作与模式1中的操作相同,并且必须在一个转换允许轨道和保持放大器有足够的时间来解决。当部件以低速转换时,此模式非常有用,因为功耗比模式1操作的功耗显著降低。

动态规格

AD7863规定并测试了动态性能以及积分和微分非线性等传统直流规范。这些交流规范是信号处理应用(如相控阵声纳、自适应滤波器和频谱分析)所必需的。这些应用需要有关ADC对输入信号光谱含量影响的信息。因此,指定ad7863的参数包括snr、谐波失真、互调失真和峰值谐波。这些术语将在以下各节中详细讨论。

信噪比

snr是在adc输出端测得的信噪比。信号是基波的有效值大小。噪声是所有非基本信号的均方根和,不包括dc,其最大值为采样频率(f/2)的一半;信噪比取决于数字化过程中使用的量化电平的数量;电平越多,量化噪声越小。正弦波输入的理论信噪比由S

信噪比=(6.02N+1.76)分贝(1)

其中n是位数。因此,对于理想的14位转换器,信噪比为86.04db。

图12显示了使用5 V电源的AD7863进行8192次直流输入转换的直方图。模拟输入设置在代码转换的中心。可以看出,这些代码主要出现在一个输出箱中,这表明adc具有非常好的噪声性能。

ADC的输出频谱是通过对V输入施加一个非常低失真的正弦波信号来评估的,V输入是以175 kHz的采样率采样的。生成一个快速傅里叶变换(fft)图,从中可以获得信噪比数据。图13显示AD7863的典型8192点FFT图,输入信号为10 kHz,采样频率为175 kHz。从该图中得到的信噪比为-80.72db。在计算信噪比时应考虑谐波。

有效位数

方程1中给出的公式将信噪比与比特数联系起来。重写公式,如在等式2中,可以获得以有效比特数(n)表示的性能度量。

一个设备的有效位数可以直接从其测量的信噪比计算出来。

图14显示了采样频率为175 kHz的AD7863-2的有效位数与频率的典型关系图。有效比特数通常在13.11到11.05之间,对应于80.68db和68.28db的信噪比数字。

总谐波失真(THD)

总谐波失真(thd)是谐波的均方根和基波的均方根值之比。对于AD7863,THD定义为

哪里:

V1是基波的均方根振幅。

V2,v,v和v是第二次至第五次谐波的均方根振幅。345thd也由adc输出频谱的fft图导出。

互调失真

当输入由两个频率(fa和fb)的正弦波组成时,任何具有非线性的有源器件在mfa±nfb的和频和差频处产生畸变产物,其中m,n=0,1,2,3。…互调项是指m和n都不等于零的互调项。例如,二阶项包括(fa+fb)和(fa-fb),三阶项包括(2fa+fb),(2fa-fb),(fa+2fb)和(fa-2fb)。

在这种情况下,二阶和三阶项的意义是不同的。二阶项通常在频率上与原始正弦波相距较远,而三阶项通常在接近输入频率的频率上。因此,二阶和三阶术语是分开指定的。互调失真的计算是根据thd规范进行的,其中它是单个失真产品的rms和与以dbs表示的基波的rms振幅的比值。在这种情况下,输入由两个等幅、低失真正弦波组成。图15显示了AD7863的典型IMD图。

峰值谐波或杂散噪声

谐波或杂散噪声被定义为adc输出频谱中下一个最大分量(不超过f/2,不包括dc)的均方根值与基波的均方根值之比。通常,本规范的值由频谱中最大的谐波确定,但对于谐波埋入噪声层的部分,其峰值为噪声峰值。

直流线性图

图16和图17显示了AD7863的典型DNL和INL图。

功率因素

在自动断电模式下,该部件可在远低于175 kHz的采样率下工作。在这种情况下,功耗降低并取决于采样率。图18显示了自动断电模式下从1赫兹到100千赫的功耗与采样率的关系图。条件是在25°C下提供5 V电源。

微处理器接口

AD7863高速总线定时允许直接连接到DSP处理器以及现代16位微处理器。合适的微处理器接口如图19至图23所示。

AD7863至ADSP-2100接口,图19显示了AD7863和ADSP-2100。convst信号可以由adsp-2100或外部电源提供。当在两个信道上完成转换时,ad7863占线向adsp-2100提供中断。然后,可以使用对同一存储器地址的两次连续读取从ad7863读取这两个转换结果。以下指令读取两个结果之一:mr0=dm(模数转换器)

哪里:MR0是ADSP-2100 MR0寄存器;模数转换器是AD7863地址。

AD7863至ADSP-2101/ADSP-2102接口

图19中概述的接口也构成了AD7863和ADSP-2101/ADSP-2102之间接口的基础。ADSP-2101/ADSP-2102的读取线标记为rd.in,这个接口,处理器的rd脉冲宽度可以使用数据存储器等待状态控制寄存器编程。用于读取两个结果之一的指令如adsp-2100所述。

AD7863至TMS32010接口,显示了AD7863和tms32010之间的接口。在图20中。再次,convst信号可以从tms32010或外部源提供,并且当两个转换完成时,tms32010被中断。以下指令用于从AD7863读取转换结果:在D、ADC中

哪里:D是数据存储器地址;模数转换器是AD7863地址。

AD7863至TMS320C25接口

图21显示了AD7863和tms320c25之间的接口。与前两个接口一样,可以从tms320c25或外部源启动转换,并且当转换序列完成时,处理器被中断。tms320c25没有单独的rd输出直接驱动ad7863rd输入。这必须由处理器strb和r/w输出生成,并添加一些逻辑门。RD信号是或与msc信号选通,以提供正确接口定时所需的读取周期中的一个等待状态。使用以下指令从AD7863读取转换结果:在D、ADC中

哪里:D是数据存储器地址;模数转换器是AD7863地址。

AD7863至MC68000接口

AD7863和MC68000之间的接口如图22所示。与以前一样,可以从MC68000或外部源提供转换。AD7863占线可用于中断处理器,或者,软件延迟可确保在尝试读取AD7863之前已完成转换。由于其中断的性质,MC68000需要额外的逻辑(图23中没有显示)来允许它被正确中断。

MC68000 AS和R/W输出用于生成分离AD7863的RD输入信号。CS用于驱动MC68000数据包输入,以允许处理器对AD7863执行正常的读取操作。使用以下MC68000指令读取转换结果:移动adc,d0

哪里:D0是68000 d0寄存器;模数转换器是AD7863地址。

AD7863至80C196接口

图23显示了AD7863和80C196微处理器之间的接口。在这里,微处理器启动转换。这是通过将80c196wr信号与解码地址输出(不同于ad7863 cs地址)选通来实现的。AD7863占线用于在转换序列完成时中断微处理器。

矢量马达控制

电动机的电流可以分成两部分:一部分产生转矩,另一部分产生磁通量。为了使电动机达到最佳性能,这两个部件应该独立控制。在控制三相电动机的传统方法中,提供给电动机的电流(或电压)和驱动器的频率是基本的控制变量。然而,转矩和磁通量都是电流(或电压)和频率的函数。这种耦合效应会降低电机的性能,因为例如,如果通过增加频率来增加转矩,磁通往往会减小。

交流电动机的矢量控制除了驱动和电流频率外,还包括控制相位。控制电机的相位需要转子相对于电机内旋转磁场位置的反馈信息。利用这一信息,矢量控制器数学地将三相驱动电流转换为单独的转矩和磁通分量。AD7863非常适合用于矢量马达控制应用。

使用AD7863的矢量马达控制应用程序的框图如图24所示。磁场的位置是通过确定电动机每相的电流来确定的。只需要测量两相电流,因为如果两相已知,则可以计算第三种电流。AD7863的V和V用于将该信息数字化。A1A2

同时采样对于保持两个通道之间的相对相位信息至关重要。马达和AD7863之间使用电流感应隔离放大器、变压器或霍尔效应传感器。转子信息是通过测量电机两个输入端的电压获得的。AD7863的V和V用于获取此信息。这两个通道的相对相位同样重要。利用dsp微处理器对ad7863反馈的信息进行数学变换和控制回路计算。地下一层地下二层多个AD7863S。

图25显示了一个系统,其中可以配置多个AD7863来处理多个输入通道。这种配置在声纳和雷达等应用中很常见。AD7863具有典型的孔径延迟限制。这意味着用户知道所有通道之间采样瞬间的差异。微处理器的公共读取信号驱动所有AD7863的RD输入。每个AD7863被指定一个由地址解码器选择的唯一地址。AD7863 1号的参考输出用于驱动图25所示电路中所有其他AD7863的参考输入。一个V可以用来提供对其他几个AD7863S的参考。或者,一个外部或系统参考可以用来驱动所有V输入。一个共同的参考确保所有通道之间良好的全尺寸跟踪。

应用程序提示:PC板布局注意事项

AD7863经过优化设计,在辐射和传导噪声方面均能达到最低的噪声性能。为了补充AD7863出色的噪声性能,必须非常注意PC板的布局。图26显示了AD7863的推荐连接图。

地平面

AD7863和相关的模拟电路应具有单独的接地平面,称为模拟接地平面(AGND)。该模拟接地平面应包括所有AD7863接地引脚(包括DGND引脚)、电压参考电路、电源旁路电路、模拟输入轨迹和任何相关的输入/缓冲放大器。常规的pcb接地平面(在本讨论中称为dgnd)区域应包含所有数字信号轨迹(不包括接地引脚),直至ad7863。

动力飞机

PC板布局应具有两个不同的电源平面,一个用于模拟电路,一个用于数字电路。模拟电源平面应包括AD7863(V)和所有相关的模拟电路。如有必要,如图26所示,该电源平面应通过铁氧体磁珠在单个点上连接到常规PCB电源平面(V)。此珠(参考零件号:DD科科斯群岛Fair Rite 274300111或Murata BL01/02/03)应位于AD7863的三英寸范围内。

PCB电源平面(V)应为PC板上的所有数字逻辑提供电源,而模拟电源平面(V)应为所有AD7863电源引脚、电压参考电路和任何输入放大器(如果需要)提供电源。AD7863的一个合适的低噪声放大器是AD797,每个输入一个。确保每个放大器的+V和-V电源分别与AGND断开。科科斯群岛DDSS,PCB电源(V)和接地(DGND)不应覆盖模拟电源平面(V)的部分。保持v功率和dgnd平面不覆盖v有助于减少平面到平面的噪声耦合。

电源去耦

使用多个去耦电容器可进一步降低模拟电源平面(V)上的噪声,使用圆盘陶瓷电容器可获得最佳性能。V和参考管脚(无论是使用外部参考还是内部参考)应单独与模拟接地平面(AGND)分离。这应该通过将电容器放置在尽可能靠近AD7863引脚的位置,使电容器引线尽可能短,从而使引线电感最小化来实现。




技术文章分类
相关技术文章